本篇文章將對傳輸線的阻抗和阻抗不連續(xù)導致的反射進行一個根本的分析。
- 傳輸線阻抗
傳輸線：把信號以電磁波的形式從一端傳到另一端的一對導體。如PCB走線，雙絞線，同軸電纜等。
信號線由信號路徑+返回路徑（不一定是地，這種說法不嚴謹）組成。
無損傳輸線模型如下：
當有跳變信號加到傳輸線上時，相當于在傳輸路徑和返回路徑之間加入了電磁波
… …
信號在傳輸線上的傳輸和導體結構，材質，介質等都有關系，信號所感受的阻抗不一樣。
傳輸線特征阻抗等于
注意：特征阻抗即傳輸線處處阻抗都是Z0，并不是疊加的效果，即傳輸線各個位置的阻抗是連續(xù)的。
影響特征阻抗的因素
1、線寬：線寬越寬，單位電感越小，單位電容越大，特征阻抗則越小。
2、介電常數(shù)：介電常數(shù)越大，單位電感不變，單位電容越大，特征阻抗則越小。
3、介質厚度：介質厚度變大，導體間互感減小，單位電感變大，單位電容變小，特征阻抗變大。
4、銅箔厚度：銅箔厚度變大時，單位電感減小，由于邊緣場的影響，單位電容變大，特征阻抗變小。
用Polar SI9000 計算傳輸線特征阻抗值
要注意阻抗的加工的偏差。
- 信號反射
信號反射：信號遇到傳輸線阻抗不連續(xù)處會發(fā)生反射
是什么產生了反射？為什么信號遇到阻抗不連續(xù)就會反射？
在阻抗不連續(xù)的交界處，無論是從區(qū)域一還是從區(qū)域二看進去，電壓和電流都是相同的，如果電壓不連續(xù)，那么在此處就會存在無限大的電場，如果電流不連續(xù)就會出現(xiàn)無限大的磁場，而同時又要滿足歐姆定律，這是不可能的；因此就產生了反射電壓和電流，他的唯一目的就是吸收輸入信號和傳輸信號之間不匹配的電壓和電流。(基爾霍夫定律)
因此有：
Vin+Vr=Vtran
Iin-Ir=Itran
又有歐姆定律得
Z1= Vin/Iin
Z1=Vr/Ir
Z2=Vtran/Itran
綜上：
Vr/Vin=(Z2-Z1)/(Z2+Z1)=ρ
這就是反射系數(shù)。
反射電壓&反射波形
推導公式得出反射電壓：
Vr=Vin*ρ
傳輸電壓：
Vtran=2*Z2/(Z2+Z1)
請看如下拓撲：
初始電壓為1.65V
再看如下拓撲：
在R5處發(fā)生了反射，計算反射電壓為Vr=1.65V*(150-50)/(150+50)=0.825V
我們在R1處觀察反射波形：
看如下拓撲：
初始電壓為3V
再看如下拓撲：
我們對各個位置的電壓進行分析:R5的反射電壓為：Vr=3V*(150-50)/(150+50)=1.5V；VR5=？
VR5=Vin+Vr=3V+1.5V=4.5V;而反射回去的電壓依然是1.5V；
VrR1=1.5V*(5-50)/(5+50)=-1.227V，對于R5來說，VrR1又是入射電壓;
R5的第二次反射電壓為Vr2R5=-1.227*(150-50)/(150+50)=-0.613V，真實電壓為-1.227+（-0.613）=-1.84V
經(jīng)過原端一次、末端兩次反射后VR5=4.5V+(-1.84V)=2.66V
要分清阻抗不連續(xù)處的反射電壓與真實電壓。
R5的波形
知道了反射電壓的計算，再來看反射波形是什么樣的？
首先，波形是隨著傳輸線的時延傳播和反射的；
其次，波形的反射是整個波形的反射；
第三，邊沿的上升時間不變，是整體上升沿在這個時間內進行“拉伸”或“壓縮”。
了解了信號反射的特點后，那么信號波形的好壞到底和什么有關呢？
來看一個拓撲結構：
初始波形
R5與R12波形如下：
把TL11阻抗改為100Ohm,波形如下：
把TL11阻抗改為60Ohm,波形如下：
反射波形的幅度與反射系數(shù)有關，反射系數(shù)越大，反射波形幅度越大，波形質量越差。
接著看：
把不連續(xù)處的傳輸線時延由3ns改為1ns
3ns時R5與R12波形如下：
1ns時R5與R12波形如下：
0.6ns時R5與R12波形如下：
來看一下TL11傳輸時延的掃描結果：
0.1ns~1.6ns
從上述掃描波形中可以看到如下幾點：
1、不連續(xù)傳輸線時延越大，反射的波形電壓幅值就越大，但是會達到飽和值（根據(jù)反射系數(shù)計算出來的值即為飽和值）；
2、不連續(xù)處的傳輸線時延為0.5Tr時，為達到反射邊沿飽和的臨界點；
3、連續(xù)處的傳輸線時延為Tr/6時，基本可以忽略反射的影響。
再看下面的情況，還是這個拓撲結構：
芯片輸出端默認用的是典型值的上升時間（本例中為0.6ns），我們改為fast model（0.4ns），看一下波形:
改為slow model（1ns），波形如下:
可以看到，信號邊沿的陡峭程度對于信號在遇到阻抗不連續(xù)時，也很重要，邊沿越緩，波形越好；上升時間小的話，信號更容易達到飽和，因此反射幅值更差，同時上升時間小，那么信號中含有的高頻分量就越多，高頻分量在反射回去后可能會疊加到其他的信號上，造成噪聲干擾（如DDR的地址線）。
所以在芯片正常工作的情況下，盡可能的選擇邊沿較緩，驅動能力較低的信號波形，從根源上解決了信號完整性和EMI問題。
小結：信號反射與那些因素有關：
1、反射系數(shù)
2、不連續(xù)傳輸線的長度
3、信號的邊沿陡峭程度
- 芯片的接收
芯片是怎么接收的？
先看一下信號在傳輸線上的波形：
傳輸線當中的波形，R5波形如下：
U2呢？
U2的高電平不是VR5了，發(fā)生了反射
芯片末端為高阻抗，即反射系數(shù)近似等于1
隨后，原端的負反射波形過來，這和傳輸線的延時有關，最終穩(wěn)定
對于這種常見的過沖波形，調一下原端串租
再來看一下測試點的選擇
測試點距離芯片接收端為100ps時，波形如下：
測試點距離芯片接收端為1ns時，波形如下：
測試點距離芯片接收端時延掃描波形如下：
距離分別為100PS,200PS,300PS時的波形如下：
距離為100ps時與芯片接收端幾乎一樣，此時測試點距離芯片Tr/6
所以注意測試點的選取。
信號的反射普遍存在，要學會和它相處，在PCB設計階段就要考慮到PCB的疊層、走線、阻抗控制、以及對于反射的抑制（如預留0ohm的端接電阻等），盡量減少阻抗不連續(xù)的長度，控制阻抗不連續(xù)點的位置，盡可能的讓阻抗不連續(xù)點靠近（不一定，仿真一下），減小信號的上升邊沿，從根源抑制SI問題。