DC-DC 的電路比 LDO 復(fù)雜很多，噪聲也更大，布局和 layout 要求更高，layout 的好壞直接影響 DC-DC 的性能，所以了解并掌握 DC-DC 的 layout 變的至關(guān)重要。
1. Bad layout
- EMI，DC-DC 的 SW 管腳上面會有較高的 dv/dt， 比較高的 dv/dt 會引起比較大的 EMI 干擾；
- 地線噪聲，地走線不好，會在地線上面會產(chǎn)生比較大的開關(guān)噪聲，而這些噪聲會影響到其它部分的電路；
- 布線上產(chǎn)生電壓降，走線太長，會使走線上產(chǎn)生壓降，而降低整個 DC-DC 的效率；
2. 一般原則
- 開關(guān)大電流回路盡量短；
- 信號地和大電流地（功率地）單獨走線，并在芯片 GND 處單點連接；
① 開關(guān)回路短
下圖中紅色 LOOP1 為 DC-DC 高邊管導(dǎo)通，低邊管關(guān)閉時的電流流向；綠色 LOOP2 的為高邊管關(guān)閉，低邊管開啟時的電流流向；
為使這兩個回路盡量小，引入更少的干擾，需要遵從如下幾點原則：
- 電感盡量靠近 SW 管腳；
- 輸入電容盡量靠近 VIN 管腳；
- 輸入輸出電容的地盡量靠近 PGND 腳；
- 使用鋪銅的方式走線；
為什么要這么做？
- 走線過細過長會增大阻抗，大電流在此大阻抗上會產(chǎn)生比較高的紋波電壓；
- 走線過細過長會增大寄生電感，此電感上耦合開關(guān)噪聲，影響 DC-DC 穩(wěn)定性，造成 EMI 問題；
- 寄生電容和阻抗會增大開關(guān)損耗和導(dǎo)通損耗，影響 DC-DC 效率；
② 單點接地
單點接地，指的是信號地和功率地進行單點接地，功率地上會有比較大的開關(guān)噪聲，所以需要盡量避免對敏感小信號造成干擾，如 FB 反饋管腳。
- 大電流地：L，Cin，Cout，Cboot 連接到大電流地的網(wǎng)絡(luò)；
- 小電流地：Css，Rfb1，Rfb2 單獨連接到信號地的網(wǎng)絡(luò)；
下圖是 TI 的一個開發(fā)板的 layout，紅色為上管開時的電流路徑，藍色為下管開時的電流路徑；如下的 layout 有如下比較好的優(yōu)點：
① 輸入輸出電容的 GND 用銅皮進行連接，擺件時，兩者的地盡量放一起；
② DC-DC Ton 和 Toff 時的電流路徑都很短；
③ 右邊小信號是單點接地，距離比較遠，免受左邊大電流開關(guān)噪聲的影響；
TI某開發(fā)板的layout
3. 實例
如下給出一個典型 DC-DC BUCK 電路的 layout，SPEC 中給出如下幾點：
- 輸入電容，高邊 MOS 管，和續(xù)流二極管形成的開關(guān)回路盡可能小和短；
- 輸入電容盡可能靠近 Vin Pin 腳；
- 確保所有反饋連接短而直接，反饋電阻和補償元件盡可能靠近芯片；
- SW 遠離敏感信號，如 FB；
- 將 VIN、SW、特別是 GND 分別連接到一個大的銅區(qū)，以冷卻芯片，提高熱性能和長期可靠性；
DC-DC 典型電路
layout指導(dǎo)
4. 小結(jié)一下
DC-DC 電路的 layout 至關(guān)重要，直接影響到 DC-DC 的工作穩(wěn)定性和性能，一般 DC-DC 芯片的 SPEC 都會給出 layout 指導(dǎo)，可參考進行設(shè)計。
今天的文章內(nèi)容到這里就結(jié)束了，希望對你有幫助，我們下一期見。