目前，高壓大功率MOSFET主要有平面型和超結(jié)型（Super Junction）兩種常用的結(jié)構(gòu)。早期高壓大功率MOSFET主要是平面型結(jié)構(gòu)，它采用厚的低摻雜的N-的外延層，用來保證具有足夠的擊穿電壓，低摻雜的N-的外延層尺寸越厚，耐壓的額定值越大，但是其導(dǎo)通電阻也急劇的增大，導(dǎo)通電阻隨電壓變化而增長，降低了電流的額定值，為得到低導(dǎo)通電阻值，就必須增大硅片的面積，成本也隨之增加，米勒電容的增加還會(huì)導(dǎo)致開關(guān)損耗的增加。

新的超結(jié)型（Supper Junction）高壓功率MOSFET可以克服平面型高壓功率MOSFET的缺點(diǎn)，其工作頻率高，導(dǎo)通損耗小，在一些高端的AC-DC變換器中得到非常廣泛的應(yīng)用。

圖1：超結(jié)溝槽MOSFET基本結(jié)構(gòu)

0.1、傳統(tǒng)MOSFET的局限性

應(yīng)用于功率開關(guān)的MOSFET，最關(guān)鍵的參數(shù)之一是導(dǎo)通電阻RDS(on),影響MOSFET RDS(on)電阻的最大因素之一是外延層，是MOSFET的主要耐壓區(qū)域。MOSFET總的 RDS(on)可表示為通道、外延層、襯底三個(gè)分量之和：

傳統(tǒng)的平面MOSFET在高壓應(yīng)用中，主要缺點(diǎn)體現(xiàn)在其導(dǎo)通電阻RDS(on)和擊穿電壓之間的權(quán)衡關(guān)系上。簡單說，傳統(tǒng)MOSFET在高電壓下需要更厚的漂移區(qū)來承受高電壓，也會(huì)導(dǎo)致更高的導(dǎo)通電阻，從而增加功率損耗。    

0.2、超結(jié)MOSFET的基本結(jié)構(gòu)

目前超結(jié)結(jié)構(gòu)主要有兩種工藝實(shí)現(xiàn)方式：多次外延工藝和深槽刻蝕加摻雜。

多次外延工藝

在襯底上外延一定濃度N層，在P柱區(qū)域開窗口注入形成P層，繞后重復(fù)這些工藝，反復(fù)多次外延和注入，最后形成超結(jié)結(jié)構(gòu)。也可以先在襯底上外延濃度較低N-層，分別在N區(qū)和P柱區(qū)域采用注入形成N層和P層，然后重復(fù)這些工藝，反復(fù)多次外延和注入，最后形成超結(jié)結(jié)構(gòu)，這種方法均勻性控制更好，需要增加一次光刻與注入的工藝，成本增加。

圖2：單雜質(zhì)注入外延工藝

圖3：雙雜質(zhì)注入外延工藝

多層外延工藝每次的外延層厚度非常薄，外延形成厚度相對固定，超結(jié)結(jié)構(gòu)的尺寸偏差小，外延層質(zhì)量容易控制，缺陷與界面態(tài)少。隨著器件耐壓增大，外延次數(shù)和層數(shù)增加，而且外延時(shí)間長，效率低，導(dǎo)致成本增加。

深溝槽技術(shù)（Deep Trench）

襯底和外延加工好后，在外延層刻蝕出深溝槽，溝槽的深寬比具有一定限制，然后在溝槽內(nèi)部填充摻雜。可以在溝槽內(nèi)外延填充P型材料，然后平坦化拋光，形成P柱結(jié)構(gòu)；也可以在溝槽側(cè)壁形成薄氧化層結(jié)構(gòu)，再填充多晶硅形成柱結(jié)構(gòu)。

另外，使用更寬的溝槽，采用外延或傾斜注入方式，在溝槽內(nèi)部依附溝槽側(cè)壁，依次形成P和N型區(qū)交錯(cuò)結(jié)構(gòu)。

圖4：溝槽直接填充 

圖5：溝槽側(cè)壁注入

溝槽有4種摻雜方式：一是在溝槽內(nèi)外延填充P型材料然后采用化學(xué)機(jī)械拋光平坦化。另外可以在溝槽中直接通過P型雜質(zhì)擴(kuò)散形成P柱；還可以在溝槽內(nèi)的側(cè)壁上形成薄氧化層結(jié)構(gòu)，再填充多晶硅形成場板結(jié)構(gòu)。二是使用非常寬的溝槽，采用傾斜注入方式，同時(shí)控制N和P型雜質(zhì)的注入劑量。分別在溝槽的側(cè)壁上形成N區(qū)和P區(qū)，依次制作出P和N型區(qū)交錯(cuò)結(jié)構(gòu)。三是通過在溝槽側(cè)壁通過氣相摻雜形成P型區(qū)。四是在溝槽側(cè)壁選擇性外延薄層N與P型形成超結(jié)結(jié)構(gòu)。

0.3、超結(jié)MOSFET與平面型MOSFET的區(qū)別

通常扔認(rèn)為RDS(ON)*QG即品質(zhì)因數(shù)（FOM），是開關(guān)電源MOSFET唯一重要的性能指標(biāo)。平面型MOSFET的擊穿電壓取決于漂移區(qū)摻雜度及自身厚度，電場分布的傾斜度與漂移層的摻雜度成正比，因此需要較厚且輕摻雜的外延層來支持更高的擊穿電壓。

高壓MOSFET的導(dǎo)通電阻主要來自漂移區(qū)：導(dǎo)通電阻隨較厚，且輕摻雜的漂移層呈指數(shù)增加，從而實(shí)現(xiàn)較高的擊穿電壓。在高壓MOSFET技術(shù)中，實(shí)現(xiàn)導(dǎo)通電阻減少最有效的方式是采用超結(jié)技術(shù)。

與傳統(tǒng)平面技術(shù)的量子阱結(jié)構(gòu)不同，超結(jié)技術(shù)采用了較深的P型柱結(jié)構(gòu)，柱結(jié)構(gòu)可以有效限制輕摻雜外延區(qū)中的電場。由于采用這種P型柱結(jié)構(gòu)，與傳統(tǒng)平面結(jié)構(gòu)相比，N型外型區(qū)的電阻顯著減少，同時(shí)維持了同等的擊穿電壓。超結(jié)新技術(shù)打破了硅在導(dǎo)通電阻上的限制，并且與傳統(tǒng)平面工藝相比，單位面積的導(dǎo)通電阻僅為原來的1/3，超結(jié)技術(shù)擁有獨(dú)特的非線性寄生電容特性，可減少開關(guān)功率損耗。    

圖6：平面MOSFET與超結(jié)MOSFET電場分布對比