日韩在线不卡免费视频一区,日韩欧美精品一区二区三区经典,日产精品码2码三码四码区,人妻无码一区二区三区免费,日本feerbbwdh少妇丰满

  • 回復(fù)
  • 收藏
  • 點贊
  • 分享
  • 發(fā)新帖

請教：設(shè)計中關(guān)于AD與FPGA的接口問題

請教一下，把FPGA的IO口和5V電壓的芯片管腳相連，會有問題嗎？FPGA的IO口是3.3V標(biāo)準(zhǔn)的。
全部回復(fù)(6)
正序查看
倒序查看
freezn
LV.3
2
2012-03-05 20:52

不行，電平不兼容。如果想要處理+5V的AD信號，可以使用運放

0
回復(fù)
lebronhp
LV.2
3
2012-03-05 21:44
@freezn
不行，電平不兼容。如果想要處理+5V的AD信號，可以使用運放

怎么用運放？還是用電平轉(zhuǎn)換芯片呢？

0
回復(fù)
lebronhp
LV.2
4
2012-03-05 21:44
@freezn
不行，電平不兼容。如果想要處理+5V的AD信號，可以使用運放
是要處理AD芯片的信號的
0
回復(fù)
zq2007
LV.11
5
2012-03-06 20:13
@lebronhp
是要處理AD芯片的信號的
這個存在兼容問題 。
0
回復(fù)
lebronhp
LV.2
6
2012-03-06 21:14
@zq2007
這個存在兼容問題。

能說具體點嗎？謝謝 我在中間串了200歐電阻，不知道這樣可行么？

0
回復(fù)
freezn
LV.3
7
2012-03-07 19:10
@lebronhp
能說具體點嗎？謝謝我在中間串了200歐電阻，不知道這樣可行么？
你串個電阻沒效果，用分壓也會影響精度，最好還是上運放吧
0
回復(fù)
立
即
發(fā)
帖