大家好，這里是大話硬件。

今天這篇文章分享最近學習的一篇文檔《PCB Layout Considerations for Non-Isolated Switching  Power Supplies》。

DC-DC在單板設計中，是數(shù)字電路必不可少的部分。工作中遇到過因為DC-DC位置離模擬電路太近，導致模塊干擾了音頻。DC-DC位置放置在熱敏感器件背面，導致因為電感發(fā)熱損壞了塑料件。還有因為功率電感靠近線纜，傳導發(fā)射一直超標的問題。

那么如何才能做好一個開關(guān)電源的布局？這篇文檔主要從3個方面考慮：

1、電源模塊放置位置和疊層設計

2、功率器件的布局

3、控制信號的走線

在電源模塊放置的位置和疊層設計是DC-DC設計的

（1）電源模塊盡量考慮負載，減小輸出阻抗和線纜對外的輻

（2）PCB疊層設計

兩種設計最主要差別是小信號位置，如果將小信號放在功率層和GND之間，小信號和功率器件之間存在容性噪聲耦合。而在推薦的設計中，兩個小信號被GND進行了屏蔽。

2. 功率器件的布局

功率器件面積最小化。功率器件回路中存在快速變化的dv/dt和di/dt，面積越大，變化的電場和磁場對外的輻射越強。

同時，器件焊接后會在PCB板上形成寄生電感，走線越長，寄生電感越大，這些寄生電感在di/dt下，會在MOS管開通和關(guān)斷的時候形成振鈴。振鈴會增加器件的損耗，甚至是損耗功率MOSFET。推薦如下布局

功率器件增加連接點以最小化阻抗。

推薦的設計，能極大的降低PCB寄生電感和器件焊盤與PCB銅箔的阻抗，使得電壓降最小化。

多路電源布局時，輸入電流走線需要分開，避免共地干擾。

3. 控制電路的布局

控制電路布局主要有兩點：信號地和電源地分離，控制器的去耦電容靠近器件管腳放置。

驅(qū)動電路面積盡可能的小，驅(qū)動電路走線盡量短。這樣做既可以降低阻抗，還能減小在柵極引入的寄生參數(shù)。整改過EMC問題的同學應該知道，減小驅(qū)動線的長度，不穿層，能極大改善SW處的波形。

敏感信號采樣電阻使用開爾文連接的方式，如果一端是GND，同樣要以差分信號的形式走線，降低環(huán)路面積和共模干擾。

布局要求整理成布局要求如下：

獲取英文文檔，翻譯文檔，根據(jù)文檔整理的布局要求

資料整理來源：《PCB Layout Considerations for Non-Isolated Switching Power Supplies》