我用SG6848做了一個60W的反激電源。但是發(fā)現(xiàn)GATE的驅動波形中有一個小毛刺。如圖所示
還有一個問題就是,在低壓的時候,占空比嚴重超出了預期。設計的時候工作電壓是85V-265,最大占空比0.4。但是直到電壓上升到140V的時候,占空比才達到0.4然后電壓越高占空比越低。但是在120V的時候占空比居然有0.55左右。更加不敢想象85V的時候的占空比了
我在測試前級采樣電阻的時候,發(fā)現(xiàn)這個G極的波形占空比與這個采樣電阻的波形占空比一樣。采樣電阻的波形中也有一個小毛刺
是不是有干擾信號進去了?PCB布局怎么樣?
我測了,VDS也是一樣。我看VDS的波形,發(fā)現(xiàn)工作是一個CCM一個周期,DCM一個周期,這樣交替工作
我去改改試試
餓。。。。我沒加。。。。我直接是從采樣電阻上直接連到了IC的CS口。限流電阻也沒加
加1K與471再試一試!
依然一樣
R5是1.2K還是12K?R5換成1K,C6換成680P,R40R41R42R43就用一個1R的取樣電阻,試試!還有輸出電感L2是80UH?改成8UH看看.
你好,R5是1.2K,C6是1000P ,R40R41R42R43用一個1R的 電流根本上不去。我設計的時候峰值電流有3A多。L2我沒加
按說這個是可以控制在占空比小于0.5的 懷疑是布板原因導致干擾到電流取樣
占空比是小于0.5的。大波占空比大約35%,小波5%左右
建議上傳版圖看下, 具體看下芯片的定頻引腳和電流取樣引腳處得布線
樓主,你在調試的時候有沒有出現(xiàn)變壓器嘯叫的情況?如何解決這個問題?