的確如此.頂

技術(shù)文章呢?

強頂一下

完全贊成,且深(身)有體會,從電源PCB專業(yè)來說,不僅是電氣性能的影響力,在制程中,更重要的是 Solderability--吃錫性,如,過波峰焊的方向性,焊盤的形狀,等等...

相信大家在現(xiàn)實中肯定碰到過各種問題的,本人早期設(shè)計的一款產(chǎn)品就是因為PCB走線不合理,沒法通過FCC認(rèn)證測試,花了好多冤枉錢,要知道FCC認(rèn)證實驗室每更改一次都要花錢的,為此被老板罵的不成樣.呵呵當(dāng)然現(xiàn)在他罵不到我了

好貼,繼續(xù)

如果大家感興趣,我會把下面的文章逐一貼上,不想看那就不貼了

PCB設(shè)計指南——基本概念

PCB設(shè)計指南——PCB布局

PCB設(shè)計指南——PCB布線

PCB設(shè)計指南——高速PCB設(shè)計

PCB設(shè)計指南——高密度(HD)電路的設(shè)計

PCB設(shè)計指南——關(guān)于過孔

PCB Layout中的走線策略

PCB設(shè)計的ESD抑止準(zhǔn)則

PCB設(shè)計的原則與技巧

PCB設(shè)計指南——注意事項

PCB設(shè)計指南——幾點體會

繼續(xù)!關(guān)注...

PCB Layout中的走線策略


布線(Layout)是PCB設(shè)計工程師最基本的工作技能之一.走線的好壞將直接影響到整個系統(tǒng)的性能,大多數(shù)高速的設(shè)計理論也要最終經(jīng)過Layout得以實現(xiàn)并驗證,由此可見,布線在高速PCB設(shè)計中是至關(guān)重要的.下面將針對實際布線中可能遇到的一些情況,分析其合理性,并給出一些比較優(yōu)化的走線策略.主要從直角走線,差分走線,蛇形線等三個方面來闡述.

1． 直角走線

直角走線一般是PCB布線中要求盡量避免的情況,也幾乎成為衡量布線好壞的標(biāo)準(zhǔn)之一,那么直角走線究竟會對信號傳輸產(chǎn)生多大的影響呢?從原理上說,直角走線會使傳輸線的線寬發(fā)生變化,造成阻抗的不連續(xù).其實不光是直角走線,頓角,銳角走線都可能會造成阻抗變化的情況. 直角走線的對信號的影響就是主要體現(xiàn)在三個方面:一是拐角可以等效為傳輸線上的容性負(fù)載,減緩上升時間;二是阻抗不連續(xù)會造成信號的反射;三是直角尖端產(chǎn)生的EMI.
傳輸線的直角帶來的寄生電容可以由下面這個經(jīng)驗公式來計算:

C=61W(Er)1/2/Z0

在上式中,C就是指拐角的等效電容(單位:pF),W指走線的寬度(單位:inch),εr指介質(zhì)的介電常數(shù),Z0就是傳輸線的特征阻抗.舉個例子,對于一個4Mils的50歐姆傳輸線(εr為4.3)來說,一個直角帶來的電容量大概為0.0101pF,進(jìn)而可以估算由此引起的上升時間變化量:

T10-90%=2.2*C*Z0/2 = 2.2*0.0101*50/2 = 0.556ps

通過計算可以看出,直角走線帶來的電容效應(yīng)是極其微小的.

由于直角走線的線寬增加,該處的阻抗將減小,于是會產(chǎn)生一定的信號反射現(xiàn)象,我們可以根據(jù)傳輸線章節(jié)中提到的阻抗計算公式來算出線寬增加后的等效阻抗,然后根據(jù)經(jīng)驗公式計算反射系數(shù):ρ=(Zs-Z0)/(Zs+Z0),一般直角走線導(dǎo)致的阻抗變化在7%-20%之間,因而反射系數(shù)最大為0.1左右.而且,從下圖可以看到,在W/2線長的時間內(nèi)傳輸線阻抗變化到最小,再經(jīng)過W/2時間又恢復(fù)到正常的阻抗,整個發(fā)生阻抗變化的時間極短,往往在10ps之內(nèi),這樣快而且微小的變化對一般的信號傳輸來說幾乎是可以忽略的.

很多人對直角走線都有這樣的理解,認(rèn)為尖端容易發(fā)射或接收電磁波,產(chǎn)生EMI,這也成為許多人認(rèn)為不能直角走線的理由之一.然而很多實際測試的結(jié)果顯示,直角走線并不會比直線產(chǎn)生很明顯的EMI.也許目前的儀器性能,測試水平制約了測試的精確性,但至少說明了一個問題,直角走線的輻射已經(jīng)小于儀器本身的測量誤差.

總的說來,直角走線并不是想象中的那么可怕.至少在GHz以下的應(yīng)用中,其產(chǎn)生的任何諸如電容,反射,EMI等效應(yīng)在TDR測試中幾乎體現(xiàn)不出來,高速PCB設(shè)計工程師的重點還是應(yīng)該放在布局,電源/地設(shè)計,走線設(shè)計,過孔等其他方面.當(dāng)然,盡管直角走線帶來的影響不是很嚴(yán)重,但并不是說我們以后都可以走直角線,注意細(xì)節(jié)是每個優(yōu)秀工程師必備的基本素質(zhì),而且,隨著數(shù)字電路的飛速發(fā)展,PCB工程師處理的信號頻率也會不斷提高,到10GHz以上的RF設(shè)計領(lǐng)域,這些小小的直角都可能成為高速問題的重點對象.

2． 差分走線

差分信號(Differential Signal)在高速電路設(shè)計中的應(yīng)用越來越廣泛,電路中最關(guān)鍵的信號往往都要采用差分結(jié)構(gòu)設(shè)計,什么另它這么倍受青睞呢?在PCB設(shè)計中又如何能保證其良好的性能呢?帶著這兩個問題,我們進(jìn)行下一部分的討論. 何為差分信號?通俗地說,就是驅(qū)動端發(fā)送兩個等值、反相的信號,接收端通過比較這兩個電壓的差值來判斷邏輯狀態(tài)“0”還是“1”.而承載差分信號的那一對走線就稱為差分走線.

差分信號和普通的單端信號走線相比,最明顯的優(yōu)勢體現(xiàn)在以下三個方面:

a.抗干擾能力強,因為兩根差分走線之間的耦合很好,當(dāng)外界存在噪聲干擾時,幾乎是同時被耦合到兩條線上,而接收端關(guān)心的只是兩信號的差值,所以外界的共模噪聲可以被完全抵消.

b.能有效抑制EMI,同樣的道理,由于兩根信號的極性相反,他們對外輻射的電磁場可以相互抵消,耦合的越緊密,泄放到外界的電磁能量越少.

c.時序定位精確,由于差分信號的開關(guān)變化是位于兩個信號的交點,而不像普通單端信號依靠高低兩個閾值電壓判斷,因而受工藝,溫度的影響小,能降低時序上的誤差,同時也更適合于低幅度信號的電路.目前流行的LVDS(low voltage differential signaling)就是指這種小振幅差分信號技術(shù).

對于PCB工程師來說,最關(guān)注的還是如何確保在實際走線中能完全發(fā)揮差分走線的這些優(yōu)勢.也許只要是接觸過Layout的人都會了解差分走線的一般要求,那就是“等長、等距”.等長是為了保證兩個差分信號時刻保持相反極性,減少共模分量;等距則主要是為了保證兩者差分阻抗一致,減少反射.“盡量靠近原則”有時候也是差分走線的要求之一.但所有這些規(guī)則都不是用來生搬硬套的,不少工程師似乎還不了解高速差分信號傳輸?shù)谋举|(zhì).下面重點討論一下PCB差分信號設(shè)計中幾個常見的誤區(qū).

誤區(qū)一:認(rèn)為差分信號不需要地平面作為回流路徑,或者認(rèn)為差分走線彼此為對方提供回流途徑.造成這種誤區(qū)的原因是被表面現(xiàn)象迷惑,或者對高速信號傳輸?shù)臋C理認(rèn)識還不夠深入.從圖1-8-15的接收端的結(jié)構(gòu)可以看到,晶體管Q3,Q4的發(fā)射極電流是等值,反向的,他們在接地處的電流正好相互抵消(I1=0),因而差分電路對于類似地彈以及其它可能存在于電源和地平面上的噪音信號是不敏感的.地平面的部分回流抵消并不代表差分電路就不以參考平面作為信號返回路徑,其實在信號回流分析上,差分走線和普通的單端走線的機理是一致的,即高頻信號總是沿著電感最小的回路進(jìn)行回流,最大的區(qū)別在于差分線除了有對地的耦合之外,還存在相互之間的耦合,哪一種耦合強,那一種就成為主要的回流通路,圖1-8-16是單端信號和差分信號的地磁場分布示意圖.

在PCB電路設(shè)計中,一般差分走線之間的耦合較小,往往只占10~20%的耦合度,更多的還是對地的耦合,所以差分走線的主要回流路徑還是存在于地平面.當(dāng)?shù)仄矫姘l(fā)生不連續(xù)的時候,無參考平面的區(qū)域,差分走線之間的耦合才會提供主要的回流通路,見圖1-8-17所示.盡管參考平面的不連續(xù)對差分走線的影響沒有對普通的單端走線來的嚴(yán)重,但還是會降低差分信號的質(zhì)量,增加EMI,要盡量避免.也有些設(shè)計人員認(rèn)為,可以去掉差分走線下方的參考平面,以抑制差分傳輸中的部分共模信號,但從理論上看這種做法是不可取的,阻抗如何控制?不給共模信號提供地阻抗回路,勢必會造成EMI輻射,這種做法弊大于利.

誤區(qū)二:認(rèn)為保持等間距比匹配線長更重要.在實際的PCB布線中,往往不能同時滿足差分設(shè)計的要求.由于管腳分布,過孔,以及走線空間等因素存在,必須通過適當(dāng)?shù)睦@線才能達(dá)到線長匹配的目的,但帶來的結(jié)果必然是差分對的部分區(qū)域無法平行,這時候我們該如何取舍呢?在下結(jié)論之前我們先看看下面一個仿真結(jié)果.

從上面的仿真結(jié)果看來,方案1和方案2波形幾乎是重合的,也就是說,間距不等造成的影響是微乎其微的,相比較而言,線長不匹配對時序的影響要大得多(方案3).再從理論分析來看,間距不一致雖然會導(dǎo)致差分阻抗發(fā)生變化,但因為差分對之間的耦合本身就不顯著,所以阻抗變化范圍也是很小的,通常在10%以內(nèi),只相當(dāng)于一個過孔造成的反射,這對信號傳輸不會造成明顯的影響.而線長一旦不匹配,除了時序上會發(fā)生偏移,還給差分信號中引入了共模的成分,降低信號的質(zhì)量,增加了EMI.

可以這么說,PCB差分走線的設(shè)計中最重要的規(guī)則就是匹配線長,其它的規(guī)則都可以根據(jù)設(shè)計要求和實際應(yīng)用進(jìn)行靈活處理.

誤區(qū)三:認(rèn)為差分走線一定要靠的很近.讓差分走線靠近無非是為了增強他們的耦合,既可以提高對噪聲的免疫力,還能充分利用磁場的相反極性來抵消對外界的電磁干擾.雖說這種做法在大多數(shù)情況下是非常有利的,但不是絕對的,如果能保證讓它們得到充分的屏蔽,不受外界干擾,那么我們也就不需要再讓通過彼此的強耦合達(dá)到抗干擾和抑制EMI的目的了.如何才能保證差分走線具有良好的隔離和屏蔽呢?增大與其它信號走線的間距是最基本的途徑之一,電磁場能量是隨著距離呈平方關(guān)系遞減的,一般線間距超過4倍線寬時,它們之間的干擾就極其微弱了,基本可以忽略.此外,通過地平面的隔離也可以起到很好的屏蔽作用,這種結(jié)構(gòu)在高頻的(10G以上)IC封裝PCB設(shè)計中經(jīng)常會用采用,被稱為CPW結(jié)構(gòu),可以保證嚴(yán)格的差分阻抗控制(2Z0),如圖1-8-19.

差分走線也可以走在不同的信號層中,但一般不建議這種走法,因為不同的層產(chǎn)生的諸如阻抗、過孔的差別會破壞差模傳輸?shù)男Ч?引入共模噪聲.此外,如果相鄰兩層耦合不夠緊密的話,會降低差分走線抵抗噪聲的能力,但如果能保持和周圍走線適當(dāng)?shù)拈g距,串?dāng)_就不是個問題.在一般頻率(GHz以下),EMI也不會是很嚴(yán)重的問題,實驗表明,相距500Mils的差分走線,在3米之外的輻射能量衰減已經(jīng)達(dá)到60dB,足以滿足FCC的電磁輻射標(biāo)準(zhǔn),所以設(shè)計者根本不用過分擔(dān)心差分線耦合不夠而造成電磁不兼容問題.

3． 蛇形線

蛇形線是Layout中經(jīng)常使用的一類走線方式.其主要目的就是為了調(diào)節(jié)延時,滿足系統(tǒng)時序設(shè)計要求.設(shè)計者首先要有這樣的認(rèn)識:蛇形線會破壞信號質(zhì)量,改變傳輸延時,布線時要盡量避免使用.但實際設(shè)計中,為了保證信號有足夠的保持時間,或者減小同組信號之間的時間偏移,往往不得不故意進(jìn)行繞線. 那么,蛇形線對信號傳輸有什么影響呢?走線時要注意些什么呢?其中最關(guān)鍵的兩個參數(shù)就是平行耦合長度(Lp)和耦合距離(S),如圖1-8-21所示.很明顯,信號在蛇形走線上傳輸時,相互平行的線段之間會發(fā)生耦合,呈差模形式,S越小,Lp越大,則耦合程度也越大.可能會導(dǎo)致傳輸延時減小,以及由于串?dāng)_而大大降低信號的質(zhì)量,其機理可以參考第三章對共模和差模串?dāng)_的分析. 下面是給Layout工程師處理蛇形線時的幾點建議:

1． 盡量增加平行線段的距離(S),至少大于3H,H指信號走線到參考平面的距離.通俗的說就是繞大彎走線,只要S足夠大,就幾乎能完全避免相互的耦合效應(yīng).

2． 減小耦合長度Lp,當(dāng)兩倍的Lp延時接近或超過信號上升時間時,產(chǎn)生的串?dāng)_將達(dá)到飽和.

3． 帶狀線(Strip-Line)或者埋式微帶線(Embedded Micro-strip)的蛇形線引起的信號傳輸延時小于微帶走線(Micro-strip).理論上,帶狀線不會因為差模串?dāng)_影響傳輸速率.

4． 高速以及對時序要求較為嚴(yán)格的信號線,盡量不要走蛇形線,尤其不能在小范圍內(nèi)蜿蜒走線.

5． 可以經(jīng)常采用任意角度的蛇形走線,如圖1-8-20中的C結(jié)構(gòu),能有效的減少相互間的耦合.

6． 高速PCB設(shè)計中,蛇形線沒有所謂濾波或抗干擾的能力,只可能降低信號質(zhì)量,所以只作時序匹配之用而無其它目的.

7． 有時可以考慮螺旋走線的方式進(jìn)行繞線,仿真表明,其效果要優(yōu)于正常的蛇形走線.

好貼,兄弟,閑情,學(xué)習(xí)兩不誤, 投你一票!! 繼任吧...

感謝

加分

OK!我來頂一下

頂一下,繼續(xù)!

不錯!關(guān)于PCB布線,布通是技術(shù),布好是藝術(shù)!

我頂!

不錯啊

好!

言之有理,pcb不僅是技術(shù)更是藝術(shù),作為一個pcb后處理人員見過不少的“布線大師”只顧自己在電腦里通過測試,根本不管實際生產(chǎn)中要考慮的線寬線隙及孔徑問題,以及一些走線毫無美感,看上去雜亂的很,結(jié)果需要更改的地方很多,遇到些有阻抗特性的更是頭大,嚴(yán)重影響生產(chǎn)速度和成本!注意理論加實踐結(jié)合啊同志們!!

加分,關(guān)注一下技術(shù)文章

謝謝各位:下面再貼上一篇

         PCB設(shè)計指南——高密度(HD)電路的設(shè)計

當(dāng)為今天價值推動的市場開發(fā)電子產(chǎn)品時,性能與可靠性是最優(yōu)先考慮的.為了在這個市場上競爭,開發(fā)者還必須注重裝配的效率,因為這樣可以控制制造成本.電子產(chǎn)品的技術(shù)進(jìn)步和不斷增長的復(fù)雜性正產(chǎn)生對更高密度電路制造方法的需求.當(dāng)設(shè)計要求表面貼裝、密間距和向量封裝的集成電路IC時,可能要求具有較細(xì)的線寬和較密間隔的更高密度電路板.可是,展望未來,一些已經(jīng)在供應(yīng)微型旁路孔、序列組裝電路板的公司正大量投資來擴(kuò)大能力.這些公司認(rèn)識到便攜式電子產(chǎn)品對更小封裝的目前趨勢.單是通信與個人計算產(chǎn)品工業(yè)就足以領(lǐng)導(dǎo)全球的市場.

高密度電子產(chǎn)品的開發(fā)者越來越受到幾個因素的挑戰(zhàn):物理復(fù)雜元件上更密的引腳間隔、財力貼裝必須很精密、和環(huán)境許多塑料封裝吸潮,造成裝配處理期間的破裂.物理因素也包括安裝工藝的復(fù)雜性與最終產(chǎn)品的可靠性.進(jìn)一步的財政決定必須考慮產(chǎn)品將如何制造和裝配設(shè)備效率.較脆弱的引腳元件,如0．50與0．40mm0．020″與0．016″引腳間距的SQFPshrink quad flat pack,可能在維護(hù)一個持續(xù)的裝配工藝合格率方面向裝配專家提出一個挑戰(zhàn).最成功的開發(fā)計劃是那些已經(jīng)實行工藝認(rèn)證的電路板設(shè)計指引和工藝認(rèn)證的焊盤幾何形狀.

在環(huán)境上,焊盤幾何形狀可能不同,它基于所用的安裝電子零件的焊接類型.可能的時候,焊盤形狀應(yīng)該以一種對使用的安裝工藝透明的方式來定義.不管零件是安裝在板的一面或兩面、經(jīng)受波峰、回流或其它焊接,焊盤與零件尺寸應(yīng)該優(yōu)化,以保證適當(dāng)?shù)暮附狱c與檢查標(biāo)準(zhǔn).雖然焊盤圖案是在尺寸上定義的,并且因為它是印制板電路幾何形狀的一部分,它們受到可生產(chǎn)性水平和與電鍍、腐蝕、裝配或其它條件有關(guān)的公差的限制.生產(chǎn)性方面也與阻焊層的使用和在阻焊與導(dǎo)體圖案之間的對齊定位有關(guān).

1、焊盤的要求

國際電子技術(shù)委員會IEC International Eletrotechnical Commission的61188標(biāo)準(zhǔn)認(rèn)識到對焊接圓角或焊盤凸起條件的不同目標(biāo)的需要.這個新的國際標(biāo)準(zhǔn)確認(rèn)兩個為開發(fā)焊盤形狀提供信息的基本方法:

1)．基于工業(yè)元件規(guī)格、電路板制造和元件貼裝精度能力的準(zhǔn)確資料.這些焊盤形狀局限于一個特定的元件,有一個標(biāo)識焊盤形狀的編號.

2)．一些方程式可用來改變給定的信息,以達(dá)到一個更穩(wěn)健的焊接連接,這是用于一些特殊的情況,在這些情況中用于貼裝或安裝設(shè)備比在決定焊盤細(xì)節(jié)時所假設(shè)的精度有或多或少的差別.
  該標(biāo)準(zhǔn)為用于貼裝各種引腳或元件端子的焊盤定義了最大、中等和最小材料情況.除非另外標(biāo)明,這個標(biāo)準(zhǔn)將所有三中“希望目標(biāo)”標(biāo)記為一級、二級或三級.

一級:最大 - 用于低密度產(chǎn)品應(yīng)用,“最大”焊盤條件用于波峰或流動焊接無引腳的片狀元件和有引腳的翅形元件.為這些元件以及向內(nèi)的″J″型引腳元件配置的幾何形狀可以為手工焊接和回流焊接提供一個較寬的工藝窗口.

二級:中等 - 具有中等水平元件密度的產(chǎn)品可以考慮采用這個“中等”的焊盤幾何形狀.與IPC-SM-782標(biāo)準(zhǔn)焊盤幾何形狀非常相似,為所有元件類型配置的中等焊盤將為回流焊接工藝提供一個穩(wěn)健的焊接條件,并且應(yīng)該為無引腳元件和翅形引腳類元件的波峰或流動焊接提供適當(dāng)?shù)臈l件.

三級:最小 - 具有高元件密度的產(chǎn)品通常是便攜式產(chǎn)品應(yīng)用可以考慮“最小”焊盤幾何形狀.最小焊盤幾何形狀的選擇可能不適合于所有的產(chǎn)品.在采用最小的焊盤形狀之前,使用這應(yīng)該考慮產(chǎn)品的限制條件,基于表格中所示的條件進(jìn)行試驗.

在IPC-SM-782中所提供的以及在IEC61188中所配置的焊盤幾何形狀應(yīng)該接納元件公差和工藝變量.雖然在IPC標(biāo)準(zhǔn)中的焊盤已經(jīng)為使用者的多數(shù)裝配應(yīng)用提供一個穩(wěn)健的界面,但是一些公司已經(jīng)表示了對采用最小焊盤幾何形狀的需要,以用于便攜式電子產(chǎn)品和其它獨特的高密度應(yīng)用.

國際焊盤標(biāo)準(zhǔn)(IEC61188)了解到更高零件密度應(yīng)用的要求,并提供用于特殊產(chǎn)品類型的焊盤幾何形狀的信息.這些信息的目的是要提供適當(dāng)?shù)谋砻尜N裝焊盤的尺寸、形狀和公差,以保證適當(dāng)焊接圓角的足夠區(qū)域,也允許對這些焊接點的檢查、測試和返工.

圖一和表一所描述的典型的三類焊盤幾何形狀是為每一類元件所提供的:最大焊盤(一級)、中等焊盤(二級)和最小焊盤(三級).

圖一、兩個端子的、矩形電容與電阻元件的IEC標(biāo)準(zhǔn)可以不同以滿足特殊產(chǎn)品應(yīng)用

焊盤特性 最大一級 中等二級 最小三級

腳趾-焊盤突出 0.6 0.4 0.2

腳跟-焊盤突出 0.0 0.0 0.0

側(cè)面-焊盤突出 0.1 0.0 0.0

開井余量 0.5 0.25 0.05

圓整因素 最近0.5 最近0.05 最近0.05

表一、矩形與方形端的元件

(陶瓷電容與電阻) (單位:mm)

焊接點的腳趾、腳跟和側(cè)面圓角必須針對元件、電路板和貼裝精度偏差的公差平方和.如圖二所示,最小的焊接點或焊盤突出是隨著公差變量而增加的(表二).

圖二、帶狀翅形引腳元件的IEC標(biāo)準(zhǔn)定義了三種可能的變量以滿足用戶的應(yīng)用

焊盤特性 最大一級 中等二級 最小三級

腳趾-焊盤突出 0.8 0.5 0.2

腳跟-焊盤突出 0.5 0.35 0.2

側(cè)面-焊盤突出 0.05 0.05 0.03

開井余量 0.5 0.25 0.05

圓整因素 最近0.5 最近0.05 最近0.05

表二、平帶L形與翅形引腳

(大于0.625mm的間距) (單位:mm)

  如果這些焊盤的用戶希望對貼裝和焊接設(shè)備有一個更穩(wěn)健的工藝條件,那么分析中的個別元素可以改變到新的所希望的尺寸條件.這包括元件、板或貼裝精度的擴(kuò)散,以及最小的焊接點或焊盤突出的期望(表3,4,5和6).

用于焊盤的輪廓公差方法的方式與元件的類似.所有焊盤公差都是要對每一個焊盤以最大尺寸提供一個預(yù)計的焊盤圖形.單向公差是要減小焊盤尺寸,因此得當(dāng)焊接點形成的較小區(qū)域.為了使開孔的尺寸標(biāo)注系統(tǒng)容易,焊盤是跨過內(nèi)外極限標(biāo)注尺寸的.

在這個標(biāo)準(zhǔn)中,尺寸標(biāo)注概念使用極限尺寸和幾何公差來描述焊盤允許的最大與最小尺寸.當(dāng)焊盤在其最大尺寸時,結(jié)果可能是最小可接受的焊盤之間的間隔;相反,當(dāng)焊盤在其最小尺寸時,結(jié)果可能是最小的可接受焊盤,需要達(dá)到可靠的焊接點.這些極限允許判斷焊盤通過/不通過的條件.

假設(shè)焊盤幾何形狀是正確的,并且電路結(jié)構(gòu)的最終都滿足所有規(guī)定標(biāo)準(zhǔn),焊接缺陷應(yīng)該可以減少;盡管如此,焊接缺陷還可能由于材料與工藝變量而發(fā)生.為密間距fine pitch開發(fā)焊盤的設(shè)計者必須建立一個可靠的焊接連接所要求的最小腳尖與腳跟,以及在元件封裝特征上允許最大與最?。熁蛑辽伲牭牟牧蠗l件.

表三、J形引腳 (單位:mm)

焊盤特性 最大一級 中等二級 最小三級

腳趾-焊盤突出 0.2 0.2 0.2

腳跟-焊盤突出 0.8 0.6 0.4

側(cè)面-焊盤突出 0.1 0.05 0.0

開井余量 1.5 0.8 0.2

圓整因素 最近0.5 最近0.05 最近0.05

表四、圓柱形端子(MELF) (單位:mm)

焊盤特性 最大一級 中等二級 最小三級

腳趾-焊盤突出 1.0 0.4 0.2

腳跟-焊盤突出 0.2 0.1 0.0

側(cè)面-焊盤突出 0.2 0.1 0.0

開井余量 0.2 0.25 0.25

圓整因素 最近0.5 最近0.05 最近0.05

表五、只有底面的端子 (單位:mm)

焊盤特性 最大一級 中等二級 最小三級

腳趾-焊盤突出 0.2 0.1 0

腳跟-焊盤突出 0.2 0.1 0

側(cè)面-焊盤突出 0.2 0.1 0

開井余量 0.25 0.1 0.05

圓整因素 最近0.5 最近0.05 最近0.05

表六、內(nèi)向L形帶狀引腳 (單位:mm)

焊盤特性 最大一級 中等二級 最小三級

腳趾-焊盤突出 0.1 0.1 0.0

腳跟-焊盤突出 1.0 0.5 0.2

側(cè)面-焊盤突出 0.1 0.1 0.1

開井余量 0.5 0.25 0.05

圓整因素 最近0.5 最近0.05 最近0.05

2、BGA與CAP

BGA封裝已經(jīng)發(fā)展到滿足現(xiàn)在的焊接安裝技術(shù).塑料與陶瓷BGA元件具有相對廣泛的接觸間距(1．50,1．27和1．00mm),而相對而言,芯片規(guī)模的BGA柵格間距為0．50,0．60和0．80mm.BGA與密間距BGA元件兩者相對于密間距引腳框架封裝的IC都不容易損壞,并且BGA標(biāo)準(zhǔn)允許選擇性地減少接觸點,以滿足特殊的輸入/輸出(I/O)要求.當(dāng)為BGA元件建立接觸點布局和引線排列時,封裝開發(fā)者必須考慮芯片設(shè)計以及芯片塊的尺寸和形狀.在技術(shù)引線排列時的另一個要面對的問題是芯片的方向芯片模塊的焊盤向上或向下.芯片模塊“面朝上”的結(jié)構(gòu)通常是當(dāng)供應(yīng)商正在使用COB(chip-on-board)(內(nèi)插器)技術(shù)時才采用的.

元件構(gòu)造,以及在其制造中使用的材料結(jié)合,不在這個工業(yè)標(biāo)準(zhǔn)與指引中定義.每一個制造商都將企圖將其特殊的結(jié)構(gòu)勝任用戶所定義的應(yīng)用.例如消費產(chǎn)品可能有一個相對良好的工作環(huán)境,而工業(yè)或汽車應(yīng)用的產(chǎn)品經(jīng)常必須運行在更大的壓力條件下.取決于制造BGA所選擇材料的物理特性,可能要使用到倒裝芯片或引線接合技術(shù).因為芯片安裝結(jié)構(gòu)是剛性材料,芯片模塊安裝座一般以導(dǎo)體定中心,信號從芯片模塊焊盤走入接觸球的排列矩陣.

在該文件中詳細(xì)敘述的柵格陣列封裝外形在JEDEC的95出版物中提供.方形BGA,JEDEC MS-028定義一種較小的矩形塑料BGA元件類別,接觸點間隔為1．27mm.該矩陣元件的總的外形規(guī)格允許很大的靈活性,如引腳間隔、接觸點矩陣布局與構(gòu)造.JEDEC MO-151定義各種塑料封裝的BGA.方形輪廓覆蓋的尺寸從7．0-50．0,三種接觸點間隔 - 1．50,1．27和1．00mm.

球接觸點可以單一的形式分布,行與列排列有雙數(shù)或單數(shù).雖然排列必須保持對整個封裝外形的對稱,但是各元件制造商允許在某區(qū)域內(nèi)減少接觸點的位置.

3、芯片規(guī)模的BGA變量

針對“密間距”和“真正芯片大小”的IC封裝,最近開發(fā)的JEDEC BGA指引提出許多物理屬性,并為封裝供應(yīng)商提供“變量”形式的靈活性.JEDEC JC-11批準(zhǔn)的第一份對密間距元件類別的文件是注冊外形MO-195,具有基本0．50mm間距接觸點排列的統(tǒng)一方形封裝系列.

封裝尺寸范圍從4．0-21．0mm,總的高度(定義為“薄的輪廓”)限制到從貼裝表面最大為1．20mm.下面的例子代表為將來的標(biāo)準(zhǔn)考慮的一些其它變量.

球間距與球尺寸將也會影響電路布線效率.許多公司已經(jīng)選擇對較低I/O數(shù)的CSP不采用0．50mm間距.較大的球間距可能減輕最終用戶對更復(fù)雜的印刷電路板(PCB)技術(shù)的需求.

0．50mm的接觸點排列間隔是JEDEC推薦最小的.接觸點直徑規(guī)定為0．30mm,公差范圍為最小0．25、最大0．35mm.可是大多數(shù)采用0．50mm間距的BGA應(yīng)用將依靠電路的次表面布線.直徑上小至0．25mm的焊盤之間的間隔寬度只夠連接一根0．08mm(0．003″)寬度的電路.將許多多余的電源和接地觸點分布到矩陣的周圍,這樣將提供對排列矩陣的有限滲透.這些較高I/O數(shù)的應(yīng)用更可能決定于多層、盲孔或封閉的焊盤上的電鍍旁路孔(via-on-pad)技術(shù).


4、考慮封裝技術(shù)

元件的環(huán)境與電氣性能可能是與封裝尺寸一樣重要的問題.用于高密度、高I/O應(yīng)用的封裝技術(shù)首先必須滿足環(huán)境標(biāo)準(zhǔn).例如,那些使用剛性內(nèi)插器(interposer)結(jié)構(gòu)的、由陶瓷或有機基板制造的不能緊密地配合硅芯片的外形.元件四周的引線接合座之間的互連必須流向內(nèi)面.μBGA* 封裝結(jié)構(gòu)的一個實際優(yōu)勢是它在硅芯片模塊外形內(nèi)提供所有電氣界面的能力.

μBGA使用一種高級的聚酰胺薄膜作為其基體結(jié)構(gòu),并且使用半加成銅電鍍工藝來完成芯片上鋁接合座與聚酰胺內(nèi)插器上球接觸座之間的互連.依順材料的獨特結(jié)合使元件能夠忍受極端惡劣的環(huán)境.這種封裝已經(jīng)由一些主要的IC制造商用來滿足具有廣泛運作環(huán)境的應(yīng)用.

超過20家主要的IC制造商和封裝服務(wù)提供商已經(jīng)采用了μBGA封裝.定義為“面朝下”的封裝,元件外形密切配合芯片模塊的外形,芯片上的鋁接合焊盤放于朝向球接觸點和PCB表面的位置.這種結(jié)構(gòu)在工業(yè)中有最廣泛的認(rèn)同,因為其建立的基礎(chǔ)結(jié)構(gòu)和無比的可靠性.μBGA封裝的材料與引腳設(shè)計的獨特系統(tǒng)是在物理上順應(yīng)的,補償了硅芯片與PCB結(jié)構(gòu)的溫度膨脹系統(tǒng)的較大差別.

5、安裝座計劃

推薦給BGA元件的安裝座或焊盤的幾何形狀通常是圓形的,可以調(diào)節(jié)直徑來滿足接觸點間隔和尺寸的變化.焊盤直徑應(yīng)該不大于封裝上接觸點或球的直徑,經(jīng)常比球接觸點規(guī)定的正常直徑小10%.在最后確定焊盤排列與幾何形狀之前,參考IPC-SM-782第14．0節(jié)或制造商的規(guī)格.

有兩種方法用來定義安裝座:定義焊盤或銅,定義阻焊,如圖三所示.

圖三、BGA的焊盤可以通過化學(xué)腐蝕的圖案來界定,無阻焊層或有阻焊層疊加在焊盤圓周上(阻焊層界定).

銅定義焊盤圖形 - 通過腐蝕的銅界定焊盤圖形.阻焊間隔應(yīng)該最小離腐蝕的銅焊盤0．075mm.對要求間隔小于所推薦值的應(yīng)用,咨詢印制板供應(yīng)商.

阻焊定義焊盤圖形 - 如果使用阻焊界定的圖形,相應(yīng)地調(diào)整焊盤直徑,以保證阻焊的覆蓋.

BGA元件上的焊盤間隔活間距是“基本的”,因此是不累積的;可是,貼裝精度和PCB制造公差必須考慮.如前面所說的,BGA的焊盤一般是圓形的、阻焊界定或腐蝕阻焊脫離焊盤界定的.雖然較大間距的BGA將接納電路走線的焊盤之間的間隔,較高I/O的元件將依靠電鍍旁路孔來將電路走到次表面層.表七所示的焊盤幾何形狀推薦一個與名義標(biāo)準(zhǔn)接觸點或球的直徑相等或稍小的直徑.

表七、 BGA元件安裝的焊盤圖形

接觸點間距

(基本的) 標(biāo)準(zhǔn)球直徑 焊盤直徑 (mm)

最小 名義 最大 最小 - 最大
0.05 0.25 0.30 0.35 0.25-0.30
0.65 0.25 0.30 0.35 0.25-0.30
0.65 0.35 0.40 0.45 0.35-0.40
0.80 0.25 0.30 0.35 0.25-0.30
0.80 0.35 0.40 0.45 0.35-0.40
0.80 0.45 0.50 0.55 0.40-0.50
1.00 0.55 0.60 0.65 0.50-0.60
1.27 0.70 0.75 0.80 0.60-0.70
1.50 0.70 0.75 0.80 0.60-0.70

再次謝謝兄弟的資料上傳與分享..!!

好東西好朋分享

PCB設(shè)計的原則與技巧

印制電路板(PCB)在電子產(chǎn)品中,起到支撐電路元件和器件的作用,它同時還提供電路元件和器件之間的電氣連接.其實,PCB的設(shè)計,遠(yuǎn)非排列、固定元器件,連通元器件引腳這樣簡單,PCB設(shè)計的好壞對產(chǎn)品的抗干擾能力影響很大,甚至對今后產(chǎn)品的性能起決定性的作用.隨著電于技術(shù)的飛速發(fā)展,元器件和產(chǎn)品的外型尺寸都越來越小,工作頻率越來越高,使得PCB上元器件的密度大幅提高,增加了PCB設(shè)計、加工的難度.因此,PCB設(shè)計始終是電子產(chǎn)品開發(fā)設(shè)計中最重要的內(nèi)容之一.

一、布局與布線是PCB設(shè)計中的兩個最重要內(nèi)容

所謂布局就是把電路圖上所有的元器件都合理地安排到有限面積的PCB上.最關(guān)鍵的問題是:開關(guān)、按鈕、旋鈕等操作件,以及結(jié)構(gòu)件(以下簡稱“特殊元件”)等,必須被安排在指定的位置上;其他元器件的位置安排,必須同時兼顧到布線的布通率和電氣性能的最優(yōu)化,以及今后的生產(chǎn)工藝和造價等多方面因素.這種“兼顧”往往是對設(shè)計師的水平和經(jīng)驗的挑戰(zhàn).

布線就是在布局之后,通過設(shè)計銅鉑的走線圖,按照原理圖連通所有的走線.顯然,布局的合理程度直接影響布線的成功率,往往在布線過程中還需要對布局作適當(dāng)?shù)恼{(diào)整.布線設(shè)計可以采用雙層走線和單層走線,對于極其復(fù)雜的設(shè)計也可以考慮采用多層布線方案,但為了降低產(chǎn)品的造價,一般應(yīng)盡量采用單層布線方案.對于個別無法布通的走線,可以采用標(biāo)準(zhǔn)間距短跳線或長跳線(軟線)連通.

二、PCB設(shè)計的一般原則

1.PCB尺寸大小和形狀的確定

首先根據(jù)產(chǎn)品的機械結(jié)構(gòu)確定.當(dāng)空間位置較富余時,應(yīng)盡量選擇小面積的PCB.因為面積太大時,印制線條長,阻抗增加,抗噪聲能力下降,成本也增加,但還要充分考慮到元器件的散熱和鄰近走線易受干擾等因素.

2.布局

特殊元件的布局原則

①盡可能縮短高頻元器件之間的連線,設(shè)法減少它們的分布參數(shù)和相互間的電磁干擾.易受干擾的元器件不能相互挨得太近,輸入和輸出元件應(yīng)盡量遠(yuǎn)離.

②某些元器件或?qū)Ь€之間可能有較高的電位差,應(yīng)加大它們之間的距離,以免放電引出意外短路.帶高電壓的元器件應(yīng)盡量布置在調(diào)試時手不易觸及的地方.

③重量超過15g的元器件、應(yīng)當(dāng)用支架加以固定,然后焊接.那些又大又重、發(fā)熱量多的元器件,不宜裝在印制板上,而應(yīng)裝在整機的機箱底板上,且應(yīng)考慮散熱問題.熱敏元件應(yīng)遠(yuǎn)離發(fā)熱元件.

④對于電位器、可調(diào)電感線圈、可變電容器、微動開關(guān)等可調(diào)元件的布局應(yīng)考慮整機的結(jié)構(gòu)要求.若是機內(nèi)調(diào)節(jié),應(yīng)放在印制板上方便于調(diào)節(jié)的地方;若是機外調(diào)節(jié),其位置要與調(diào)節(jié)旋鈕在機箱面板上的位置相適應(yīng).

⑤應(yīng)留出PCB定位孔及固定支架所占用的位置.

普通元器件的布局原則

①按照電路的流程安排各個電路單元的位置,使布局便于信號流通,并使信號盡可能保持一致的流向.

②以每個功能電路的核心元件為中心,圍繞它來進(jìn)行布局.元器件應(yīng)均勻、整齊、緊湊地排列在PCB上．盡量減少和縮短各元器件之間的引線和連接.

③在高頻下工作的電路,要考慮元器件之間的分布參數(shù).一般電路應(yīng)盡可能使元器件平行排列.這樣,不但美觀．而且裝焊容易．易于批量生產(chǎn).

④位于電路板邊緣的元器件,離電路板邊緣一般不小于2mm.電路板的最佳形狀為矩形.長寬比為3:2成4:3.電路板面尺寸大于200x150mm時．應(yīng)考慮電路板所受的機械強度.

3．布線

①相同信號的電路模塊輸入端與輸出端的導(dǎo)線應(yīng)盡量避免相鄰平行.最好加線間地線,以免發(fā)生反饋藕合.

②印制銅鉑導(dǎo)線的最小寬度主要由導(dǎo)線與絕緣基扳間的粘附強度和流過它們的電流值決定.當(dāng)銅箔厚度為 0．05mm,導(dǎo)線寬度為1．5mm時,通過2A的電流,溫升不會高于3℃,可滿足一般的設(shè)計要求,其他情況下的銅鉑寬度選擇可依次類推.對于集成電路,尤其是數(shù)字電路,通常選0．02-0．3mm導(dǎo)線寬度就可以了.當(dāng)然,只要允許,還是盡可能用寬線．尤其是電源線和地線.導(dǎo)線的最小間距主要由最壞情況下的線間絕緣電阻和擊穿電壓決定.對于集成電路,尤其是數(shù)字電路,只要工藝允許,可使間距小至0．5mm.

③由于直角或銳角在高頻電路中會影響電氣性能,因此印制銅鉑導(dǎo)線的拐彎處一般取圓弧形.此外,盡量避免使用大面積銅箔,否則．長時間受熱時,易發(fā)生銅箔膨脹和脫落現(xiàn)象.必須用大面積銅箔時,最好用柵格狀．這樣有利于排除銅箔與基板間粘合劑受熱產(chǎn)生的揮發(fā)性氣體.

4．焊盤

焊盤用來焊接元器件的引腳,對于無固定支架的元器件,焊盤也起到支撐、固定元器件的承重作用.焊盤中心孔要比元器件引線直徑稍大一些,但焊盤太大時易形成虛焊.一般情況下,焊盤外徑D不小于(d+1．2)mm,其中d為焊盤中心孔徑.對高密度的數(shù)字電路,焊盤最小直徑可取(d+1．0)mm.在位置許可的情況下,焊盤面積宜大不宜小;位置擁擠時,也可采用異型(橢圓或長方形)焊盤,以增加焊盤的實際有效面積.

三、PCB及電路抗干擾措施

抗干擾設(shè)計與具體電路有著密切的關(guān)系,是一個很復(fù)雜的技術(shù)問題.這里僅就PCB抗干擾設(shè)計中的幾項最基本的措施做一些簡要說明.更詳細(xì)的方法請參閱專業(yè)書籍.

1．電源線設(shè)計

根據(jù)印制線路板電流的大小,盡量加粗電源線寬度,減少環(huán)路電阻.尤其要注意使電源線、地線中的供電方向,與數(shù)據(jù)、信號的傳遞方向相反,即:從末級向前級推進(jìn)的供電方式,這樣有助于增強抗噪聲能力.

2．地線設(shè)計

地線既是特殊的電源線,也是信號線.除了遵循電源線設(shè)計的一般原則外,還要做到:

①不同的信號對地線的結(jié)構(gòu)有不同的要求.數(shù)字地與模擬地分開,若線路板上既有邏輯電路又有線性電路,應(yīng)使它們盡量分開;低頻電路的地應(yīng)盡量采用單點并聯(lián)接地,實際布線有困難時可部分串聯(lián)后再并聯(lián)接地;高頻電路宜采用多點串聯(lián)接地,地線應(yīng)短而粗,高頻元件周圍盡量用柵格狀大面積地箔.

②接地線應(yīng)盡量加粗.若接地線太細(xì),接地電位將隨電流的變化和信號頻率的變化而變化,使噪聲加大,嚴(yán)重時將引起自激.因此應(yīng)盡量加粗接地線,使它能通過三倍于印制板上的允許電流.如有可能,接地線寬度應(yīng)在2-3mm以上.

③數(shù)字電路系統(tǒng)的接地線構(gòu)成閉環(huán)路,能提高抗噪聲能力.

3．退藕電容配置 PCB設(shè)計的常規(guī)做法之一是在印制板的各個關(guān)鍵部位配置適當(dāng)?shù)耐伺弘娙?以提高電源回路的抗干擾能力.退藕電容的一般配置原則是:

①電源輸入端跨接10-100uf的電解電容器.如有可能,接100uF以上的更好.

②原則上每個集成電路芯片都應(yīng)布置一個0．01pF的瓷片電容,如遇印制板空隙不夠,可每4-8個芯片布置一個1-10pF的鉭電容.

③對于抗噪能力弱、關(guān)斷時電源變化大的器件,如 RAM、ROM存儲器件,應(yīng)在芯片的電源線和地線引腳之間直接接入退藕電容.

④電容引線不能太長,尤其是高頻旁路電容不能有引線.此外,還應(yīng)注意以下兩點:

a)在印制板中有接觸器、繼電器、按鈕等元件時,操作它們時均會產(chǎn)生較大火花放電,必須采用RC電路來吸收放電電流.一般R取1-2K,C取2．2-47UF.

b)CMOS的輸入阻抗很高,且易受感應(yīng)干擾,因此在使用時對不用使用的端子要接地或接正電源.

四、PCB設(shè)計的一般步驟

確定PCB尺寸、形狀;確定特殊元件的位置;確定普通元器件位置;嘗試布線;修改布局;布設(shè)短線;布設(shè)長線;優(yōu)化電源線;工藝設(shè)計;標(biāo)注與文字.

可以借助PROTEL等PCB輔助設(shè)計軟件,輔助完成布線設(shè)計.

當(dāng)銅箔厚度為 0．05mm,導(dǎo)線寬度為1．5mm時,通過2A的電流,溫升不會高于3℃

我覺得這一點對PCB設(shè)計員也是重要的

好貼.加分.

感謝樓主,繼續(xù)啊!

好貼!!!

感謝樓主的好貼
頂

PCB設(shè)計指南——關(guān)于過孔
一、過孔(via)

過孔(via)是多層PCB的重要組成部分之一,鉆孔的費用通常占PCB制板費用的30%到40%.簡單的說來,PCB上的每一個孔都可以稱之為過孔.從作用上看,過孔可以分成兩類:一是用作各層間的電氣連接;二是用作器件的固定或定位.如果從工藝制程上來說,這些過孔一般又分為三類,即盲孔(blind via)、埋孔(buried via)和通孔(through via).盲孔位于印刷線路板的頂層和底層表面,具有一定深度,用于表層線路和下面的內(nèi)層線路的連接,孔的深度通常不超過一定的比率(孔徑).埋孔是指位于印刷線路板內(nèi)層的連接孔,它不會延伸到線路板的表面.上述兩類孔都位于線路板的內(nèi)層,層壓前利用通孔成型工藝完成,在過孔形成過程中可能還會重疊做好幾個內(nèi)層.第三種稱為通孔,這種孔穿過整個線路板,可用于實現(xiàn)內(nèi)部互連或作為元件的安裝定位孔.由于通孔在工藝上更易于實現(xiàn),成本較低,所以絕大部分印刷電路板均使用它,而不用另外兩種過孔.以下所說的過孔,沒有特殊說明的,均作為通孔考慮.

從設(shè)計的角度來看,一個過孔主要由兩個部分組成,一是中間的鉆孔(drill hole),二是鉆孔周圍的焊盤區(qū),見下圖.這兩部分的尺寸大小決定了過孔的大小.很顯然,在高速,高密度的PCB設(shè)計時,設(shè)計者總是希望過孔越小越好,這樣板上可以留有更多的布線空間,此外,過孔越小,其自身的寄生電容也越小,更適合用于高速電路.但孔尺寸的減小同時帶來了成本的增加,而且過孔的尺寸不可能無限制的減小,它受到鉆孔(drill)和電鍍(plating)等工藝技術(shù)的限制:孔越小,鉆孔需花費的時間越長,也越容易偏離中心位置;且當(dāng)孔的深度超過鉆孔直徑的6倍時,就無法保證孔壁能均勻鍍銅.比如,現(xiàn)在正常的一塊6層PCB板的厚度(通孔深度)為50Mil左右,所以PCB廠家能提供的鉆孔直徑最小只能達(dá)到8Mil.

二、過孔的寄生電容

過孔本身存在著對地的寄生電容,如果已知過孔在鋪地層上的隔離孔直徑為D2,過孔焊盤的直徑為D1,PCB板的厚度為T,板基材介電常數(shù)為ε,則過孔的寄生電容大小近似于:

C=1.41εTD1/(D2-D1)

過孔的寄生電容會給電路造成的主要影響是延長了信號的上升時間,降低了電路的速度.舉例來說,對于一塊厚度為50Mil的PCB板,如果使用內(nèi)徑為10Mil,焊盤直徑為20Mil的過孔,焊盤與地鋪銅區(qū)的距離為32Mil,則我們可以通過上面的公式近似算出過孔的寄生電容大致是:C=1.41x4.4x0.050x0.020/(0.032-0.020)=0.517pF,這部分電容引起的上升時間變化量為:T10-90=2.2C(Z0/2)=2.2x0.517x(55/2)=31.28ps .從這些數(shù)值可以看出,盡管單個過孔的寄生電容引起的上升延變緩的效用不是很明顯,但是如果走線中多次使用過孔進(jìn)行層間的切換,設(shè)計者還是要慎重考慮的.

三、過孔的寄生電感

同樣,過孔存在寄生電容的同時也存在著寄生電感,在高速數(shù)字電路的設(shè)計中,過孔的寄生電感帶來的危害往往大于寄生電容的影響.它的寄生串聯(lián)電感會削弱旁路電容的貢獻(xiàn),減弱整個電源系統(tǒng)的濾波效用.我們可以用下面的公式來簡單地計算一個過孔近似的寄生電感:

L=5.08h[ln(4h/d)+1]其中L指過孔的電感,h是過孔的長度,d是中心鉆孔的直徑.從式中可以看出,過孔的直徑對電感的影響較小,而對電感影響最大的是過孔的長度.仍然采用上面的例子,可以計算出過孔的電感為:L=5.08x0.050[ln(4x0.050/0.010)+1]=1.015nH .如果信號的上升時間是1ns,那么其等效阻抗大小為:XL=πL/T10-90=3.19Ω.這樣的阻抗在有高頻電流的通過已經(jīng)不能夠被忽略,特別要注意,旁路電容在連接電源層和地層的時候需要通過兩個過孔,這樣過孔的寄生電感就會成倍增加.

四、高速PCB中的過孔設(shè)計

通過上面對過孔寄生特性的分析,我們可以看到,在高速PCB設(shè)計中,看似簡單的過
孔往往也會給電路的設(shè)計帶來很大的負(fù)面效應(yīng).為了減小過孔的寄生效應(yīng)帶來的不利影響,在設(shè)計中可以盡量做到:

1、從成本和信號質(zhì)量兩方面考慮,選擇合理尺寸的過孔大小.比如對6-10層的內(nèi)存模塊PCB設(shè)計來說,選用10/20Mil(鉆孔/焊盤)的過孔較好,對于一些高密度的小尺寸的板子,也可以嘗試使用8/18Mil的過孔.目前技術(shù)條件下,很難使用更小尺寸的過孔了.對于電源或地線的過孔則可以考慮使用較大尺寸,以減小阻抗.

2、上面討論的兩個公式可以得出,使用較薄的PCB板有利于減小過孔的兩種寄
生參數(shù).

3、PCB板上的信號走線盡量不換層,也就是說盡量不要使用不必要的過孔.

4、電源和地的管腳要就近打過孔,過孔和管腳之間的引線越短越好,因為它們會導(dǎo)致電感的增加.同時電源和地的引線要盡可能粗,以減少阻抗.

5、在信號換層的過孔附近放置一些接地的過孔,以便為信號提供最近的回路.甚至可以在PCB板上大量放置一些多余的接地過孔.當(dāng)然,在設(shè)計時還需要靈活多變.前面討論的過孔模型是每層均有焊盤的情況,也有的時候,我們可以將某些層的焊盤減小甚至去掉.特別是在過孔密度非常大的情況下,可能會導(dǎo)致在鋪銅層形成一個隔斷回路的斷槽,解決這樣的問題除了移動過孔的位置,我們還可以考慮將過孔在該鋪銅層的焊盤尺寸減小.

網(wǎng)博需要熱心腸的高手