六層板規(guī)則：

　　走線WIDTH/SPACE 為0.1mm/0.1mm

　　Copper與Trace、Via、Pad、Board Line等的距離應(yīng)大于0.2mm以上

　　同一NET上的兩個(gè)VIA的距離為0，不允許出現(xiàn)外環(huán)重疊的情況，最壞情況為邊緣相切。

　　過孔的類型有1-2、2-5、5-6、1-6四種，其中1-2、5-6的標(biāo)準(zhǔn)為0.3/0.1mm，2-5的為0.5/0.25mm，1-6的VIA根據(jù)需要確定，一般為0.6/0.3mm，根據(jù)板廠的能力設(shè)置。如下一板廠的制程能力：

　　C 布線前仿真(布局評(píng)估，待擴(kuò)充)

　　D 布線

　　布線優(yōu)先次序

　　關(guān)鍵信號(hào)線優(yōu)先：電源、摸擬小信號(hào)、高速信號(hào)、時(shí)鐘信號(hào)和同步信號(hào)等關(guān)鍵信號(hào)優(yōu)先布線

　　密度優(yōu)先原則：從單板上連接關(guān)系最復(fù)雜的器件著手布線。從單板上連線最密集的區(qū)域開始Layout：RF設(shè)計(jì)

　　l 同樣性質(zhì)的線盡量壓縮

　　l 保持差分線走線平等且等長

　　l 保持時(shí)鐘信號(hào)線的盡量短且其上下左右都要有地包圍。如果不能做到良好的地包圍，請(qǐng)遵循 3W 原則且在其周圍放置足夠多的接地孔

　　

　　l 保證輸入輸出走線之間的良好隔離

　　l 不同性質(zhì)的線之間盡量用GND+VIA隔開;

　　l 保證信號(hào)回路的相對(duì)獨(dú)立;

　　l 保證地的完整性，每個(gè)GND PIN需要可靠連接到主GND平面(L4);

　　l 敏感線的包GND和隔離處理;

　　l EMI/ESD考慮;

　　l 可靠的接地，PA電流可靠的回流路徑;

　　l 充足的GND VIA，特別是PA和switchplexer下面;

　　l 注意阻抗控制線,鋪GND時(shí)用0.3mm clearance;

　　

　　l 避免PA的輸入和輸出之間，開關(guān)的輸入和輸出之間的耦合;

　　

　　l Transceiver下面在表層不要有線;

　　

　　l 為減小寄生電容，挖GND處理：天線的PAD下面全部挖空，表層RF線和PAD下面，以L4為參考GND;

　　

　　l Vramp/AFC/IQ線/clk線避免被其他信號(hào)干擾或干擾別人;

　　

　　Transceiver 布線指南：

　　1) 保持RF 信號(hào)走線與附近的過孔之間有足夠空間隔離，這個(gè)距離應(yīng)當(dāng)至少為RF 信號(hào)線寬的兩倍。所有 RF traces 都應(yīng)當(dāng)盡可能地短且直。

　　2) 諸如LNA 與IQ 信號(hào)線這類的差分信號(hào)線從IC 端到匹配元件的接頭的走線應(yīng)當(dāng)平行且等長。DCS 及PCS頻段的LNA 輸入走線尤其要做到這點(diǎn)。

　　3) 所有接地引腳應(yīng)當(dāng)直接接到良好定義的主地平面，小容值旁路電容必須盡可能靠近電源引腳端擺放。

　　4) IC 下面的地焊盤應(yīng)該填充盡可能多的地過孔。如圖2.1 所示

　　

　　5) 不要在靠近LNA 輸入端的地方放置、交叉任何信號(hào)線或開關(guān)的輸出走線。(包括在LNA 的走線的鄰層)

　　6) 環(huán)路濾波器的元件和走線必須遠(yuǎn)離噪聲信號(hào)。任何走線都不得靠近他們。另外，環(huán)路的地過孔須緊密排放一起。要使環(huán)路濾波器的環(huán)形區(qū)域盡量小的。

　　7) 如果鄰層之間的走線重疊不可避免，那就讓它們盡量地彼此正交走線。

　　8) 不要讓VCC 走線形成一個(gè)閉環(huán)回路。為了避免級(jí)間耦合，電源走線可選擇總線或者星形結(jié)構(gòu)的布局。

　　9) 地過孔之間的距離要小于可能潛在的最高工作頻率的信號(hào)或者潛在干擾信號(hào)的波長的1/20, 避免使用射頻性能不好的用于散熱的地孔。

　　10) 除非給RF 走線用的板層介質(zhì)厚度超過10 mils ，否則不要在LNA 的匹配輸入端的下面有什么任何走線。

　　11) 給LNA 輸入端走線用的層厚至少要10mils。

　　12) 不要把在頂層上的屏蔽罩接地走線連接到RF 模塊的地上。

　　13) 在pin1~pin14 與 pin43~pin56 之間的拐角處放置適當(dāng)?shù)牡剡^孔。

　　14) 建議13/26MHz TCVCXO 離MT6129 遠(yuǎn)一點(diǎn)，不要在TCVCXO 下面有任何的走線。

　　15) Creg2 的接地需要從用頂層到Layer2 單孔連接。不要在transceiver 模組隔間里鋪多邊形的地，以防止有不確定的電流流經(jīng)Creg2 的地。

　　一些其它重要的射頻相關(guān)走線：

　　26MHz TCVCXO VAFC :

　　非常敏感的信號(hào)，一定要嚴(yán)格保護(hù)。保證基帶IC 的AVDD 足夠“干凈”，否則可能會(huì)引入Frequency Error 問題。

　　PA 的散熱過孔

　　在PA IC 下面的接地焊盤上，一定留有足夠多的散熱過孔及足夠大的敷銅空間 ，否則很有可能會(huì)引起功率下掉的現(xiàn)象。

　　TX 與 RX 之間的隔離

　　要特別注意RX 與 TX 走線之間有足夠大的距離，尤其是在高頻段; 最好保持PA 有良好的獨(dú)立的屏蔽 ;否則很有可能會(huì)降低接收靈敏度及在低功率等級(jí)時(shí)引起 PvT fail。

　　

　　Layout：天線設(shè)計(jì)

　　這里簡(jiǎn)單比較一下兩種主流PIFA皮法和MONOPOLE單極天線，以及分別適用的機(jī)型結(jié)構(gòu)：

　　有效面積mm2 距主板mm 天線投影下方 天線饋源 天線體積 電性能 SAR

　　皮法 600 7 有地 2 大 很好 低

　　單極 350 4 無地 1 小 好 稍高

　　折疊機(jī) 滑蓋機(jī) 旋蓋機(jī) 直板機(jī) 超薄折疊機(jī) 超薄直板機(jī)

　　皮法 適用 適用 適用 適用 不適用 不適用

　　單極 不適用 不適用 不適用 適用 適用定制 適用

　　

　　

　　單極 皮法(藍(lán)牙部分)

　　Layout: BB處理

　　l 模擬部分外圍走線要緊湊，避免交叉和干擾(特別注意VRBG,AVDDAUX,AVDDBB,AVDDVB,AVDDVBO);

　　l 保證模擬部分有一個(gè)相對(duì)干凈的GND(L2或L3);

　　l 不同模擬GND要單點(diǎn)接地處理;避免數(shù)字部分的線對(duì)模擬的干擾;

　　l 盡量壓縮從BB先到MCP.再到其他總線設(shè)備;

　　

　　Layout: VBAT處理

　　l 星型走線：不同的分支到PA，到BBchip ，到Audio PA等;

　　l 濾波電容靠近芯片Pin擺放，電源走線先走到濾波電容，再走到芯片Pin腳

　　l 針對(duì)不同電源在電源層進(jìn)行了分割，走線就近回流通路

　　l 根據(jù)流經(jīng)的電流大小來控制不同分支的寬度和打孔數(shù)量，Power 換層請(qǐng)多打via

　　

　　l VBAT線需要避開其他線，特別是audio線;高頻時(shí)鐘信號(hào)、RF信號(hào)等易感信號(hào)、數(shù)據(jù)BUS

　　l BB內(nèi)部的LDO分別給，digital, analog供電，相應(yīng)的電源也要用不同分支來供電，中間串BEAD接到VBAT。

　　Layout:電池電路

　　l 充電電路遠(yuǎn)離RF、Audio以及其它敏感電路

　　l 充電電路元器件緊湊布局，以盡量縮短模擬信號(hào)的走線

　　l Vbat和VCHG上的Bypass電容靠近pin腳擺放

　　l 考慮電流降額，充電電流流過的路徑(比如VCHG/ISENSE/三極管集電極/三極管發(fā)射極/Vbat)用粗線走線(500mA至少20mil)

　　l 散熱時(shí)需要將充電芯片或電路中的導(dǎo)熱引腳以粗線和多過孔接到大面積銅箔上, 并且在發(fā)熱單元周圍表面鋪地以散熱.

　　Layout: audio處理

　　l Audio的線(特別是MIC的線)一定要同其他的線充分隔離，保證上下層都是比較完整的GND，整個(gè)用GND包起來;

　　l audio PA的輸出功率較大，注意線寬;減少PA在最大發(fā)射功率時(shí)由電源引起的217HZ的音頻噪音

　　l 基帶芯片音頻部分電源AVDD36，AVDDVB，AVDDVBO，VBREF1的走線是否足夠短、足夠?qū)?

　　l speaker的濾波電容靠近芯片、連接器和SPEAKER的地方分別放置

　　l 保證所有audio信號(hào)經(jīng)過濾波以后進(jìn)入到芯片之前不能受到任何天線輻射的干擾，具體做法是中間層走線，上下兩層都是地平面，信號(hào)線兩側(cè)有伴隨地，且信號(hào)線兩側(cè)打上足夠多的接地孔。

　　

　　l 盡量避免其它信號(hào)(power,digital, analog,RF等)對(duì)與音頻信號(hào)的干擾。禁止出現(xiàn)其它信號(hào)與音頻信號(hào)平行走線，避免交叉。尤其需要注意那些在整機(jī)安裝完成以后可能會(huì)受到RF強(qiáng)烈輻射的信號(hào)。如果無法避免，需要在該信號(hào)線上加27PF濾波。

　　l 布線應(yīng)避開Vbias,Vbias 受到干擾以后會(huì)引起上行噪音。

　　l 濾波電路的輸入輸出級(jí)相互隔離，不能有耦合。

　　l 注意Audio AGND布線，Audio AGND受到干擾以后會(huì)引起上行噪音。同時(shí)注意AGND是否影響到GND

　　l 上行、下行音頻電路和走線盡量與其它電路和走線隔離，特別需要注意避開數(shù)字和高頻電路，避免由于音頻電路受到干擾而引起上、下行白噪音。

　　Layout: Bluetooth

　　l Bluetooth Antenna 擺在PCB四個(gè)角為最佳(圖23.1)

　　

　　l Bluetooth Antenna 全層挖空(圖23.2)

　　

　　l Bluetooth rule

　　§ Bypass cap close to power pin

　　§ Crystal L1 挖空

　　§ 訊號(hào)線與電源線上下層勿平行

　　§ 26MHz trace 需包地

　　§ Bluetooth 的RF-in/out 為50ohm trace 及差分信號(hào)

　　Layout:FM

　　l FM chip close to earphone jack

　　l RF signal pins 8/9 遠(yuǎn)離高速的數(shù)位device或干擾源

　　l 26MHz跟loop filter，兩者之間最好是分開一點(diǎn)並在中間打ground via。

　　

　　Layout: ESD考慮

　　l 讓元器件離板邊保持一定的距離，在板邊放至40mil 的粿銅(圖26.1)

　　l Trace 儘量勿曝露在Top/Bottom Side

　　

　　

　　

　　l 會(huì)曝露在外的CONN pin 腳放置Spark (圖26.2)

　　l 利用TVS diode/ Chip/Varistor/ Bypass Capacitor/ Bead元件保護(hù)(圖26.3)

　　l 全層ground area 以via 穿孔互連

　　l 敏感線(reset，PBINT)走板內(nèi)層和不要太靠近板邊;

　　l ESD電路布線，走線先到ESD管腳(減小走線電感的影響)，ESD接地線短粗，盡量直接到地平面。如下圖：

　　

　　Layout: EMC考慮

　　l 盡量把高速信號(hào)線(13M時(shí)鐘線等)，電源線等易產(chǎn)生輻射和干擾的線走在板中間層，用地平面隔開和保護(hù);對(duì)于音頻、RST、RF-RAMP信號(hào)等敏感信號(hào)，容易被干擾而影響性能盡量用地隔開和保護(hù);

　　l 解耦電容必須盡量靠近相應(yīng)的器件，走線先到電容，來保證解耦的有效性;RF、digital、audio電路之間注意隔離和保護(hù);

　　l 盡量把線走到板內(nèi)層，把器件放在屏蔽罩內(nèi)，避免不必要的輻射;

　　l FPC數(shù)據(jù)總線需要濾波(RC)，以免影響天線口靈敏度(外置天線更明顯，F(xiàn)PC離天線更近)，電容盡量要靠近c(diǎn)onnector;FPC需要充分屏蔽。

　　l 板邊露銅，寬度約0.8～1mm

　　Layout: CLK信號(hào)考慮

　　l 時(shí)鐘信號(hào)線(CCIRCLK、CCIR_CK、ARMCLK、SDRAM_CLK、13M、26M、ARMCLK13M、SPI2_CLK線等)盡量走在內(nèi)層，要做到上下左右包地;

　　

　　13M CLK OUT

　　l 對(duì)這些信號(hào)的2-7的過孔要注意L層為地。

　　l 敏感線(reset，PBINT)走板內(nèi)層和必要太靠近板邊

　　l 時(shí)鐘信號(hào)等周期性快速變化的信號(hào)盡量不要與其它信號(hào)線同層或隔層平行走線

　　l 晶振類器件不要放置在板邊，不要靠近接插件，晶振類器件下面盡量不要有走線

　　l 時(shí)鐘信號(hào)要充分隔離，防止耦合到其他線上(電源線或其他信號(hào)線)，間接輻射，導(dǎo)致天線口靈敏度下降，甚至導(dǎo)致radiated spurious 測(cè)試fail。

　　Layout: LCM、CAMERA、RTC、KEY、SIM結(jié)構(gòu)等考慮

　　l 給Camera供電的LDO是否就近Camera放置;

　　l Hall器件的位置是否恰當(dāng);

　　l 為生產(chǎn)留足夠的定位孔，并保證與器件間距沒有干涉

　　l RTC電路遠(yuǎn)離RF、Audio以及其它敏感電路

　　l RTC電路元器件布局緊湊，盡量縮短晶體的走線

　　l 晶體的墊整電容靠近pin腳擺放

　　l RTC電路的相關(guān)走線盡量在同一層，避免走內(nèi)層和過孔

　　l RTC電路最好能環(huán)地，減少干擾

　　l SIM所有走線必須屏蔽RF干擾

　　l SIM卡各管腳接的sparkle不能被SIM卡壓住，否則容易導(dǎo)致短路

　　自動(dòng)布線

　　1. 在布線質(zhì)量滿足設(shè)計(jì)要求的情況下，可使用自動(dòng)布線器以提高工作效率，在自動(dòng)布線前應(yīng)完成以下準(zhǔn)備工作：

　　2. 自動(dòng)布線控制文件(do file) ,為了更好地控制布線質(zhì)量，一般在運(yùn)行前要詳細(xì)定義布線規(guī)則，這些規(guī)則可以在軟件的圖形界面內(nèi)進(jìn)行定義，但軟件提供了更好的控制方法，即針對(duì)設(shè)計(jì)情況，寫出自動(dòng)布線控制文件(do file),軟件在該文件控制下運(yùn)行。

　　3. 盡量為時(shí)鐘信號(hào)、高頻信號(hào)、敏感信號(hào)等關(guān)鍵信號(hào)提供專門的布線層，并保證其最小的回路面積。必要時(shí)應(yīng)采取手工優(yōu)先布線、屏蔽和加大安全間距等方法。保證信號(hào)質(zhì)量。

　　4. 電源層和地層之間的EMC環(huán)境較差，應(yīng)避免布置對(duì)干擾敏感的信號(hào)。

　　5. 有阻抗控制要求的網(wǎng)絡(luò)應(yīng)布置在阻抗控制層上。

　　6. 進(jìn)行PCB設(shè)計(jì)時(shí)應(yīng)該遵循的規(guī)則 (見課程“手機(jī)EMC和ESD培訓(xùn)”)

　　E 后仿真及設(shè)計(jì)優(yōu)化(待補(bǔ)充)

　　F 工藝設(shè)計(jì)要求 (見課程“手機(jī)PCB的HDI工藝性及生產(chǎn)可測(cè)性培訓(xùn)”)

　　第三節(jié)：設(shè)計(jì)評(píng)審

　　l 評(píng)審流程 設(shè)計(jì)完成后，根據(jù)需要可以由PCB設(shè)計(jì)者或產(chǎn)品硬件開發(fā)人員提出PCB設(shè)計(jì)質(zhì)量的評(píng)審，其工作流程和評(píng)審方法參見《PCB設(shè)計(jì)評(píng)審規(guī)范》。

　　l 自檢項(xiàng)目

　　如果不需要組織評(píng)審組進(jìn)行設(shè)計(jì)評(píng)審，可自行檢查以下項(xiàng)目。

　　1. 檢查高頻、高速、時(shí)鐘及其他脆弱信號(hào)線，是否回路面積最小、是否遠(yuǎn)離干擾源、是否有多余的過孔和繞線、是否有垮地層分割區(qū)

　　2. 檢查晶體、電源模塊下面是否有信號(hào)線穿過，應(yīng)盡量避免在其下穿線，特別是晶體下面應(yīng)盡量鋪設(shè)接地的銅皮。

　　3. 檢查定位孔、定位件是否與結(jié)構(gòu)圖一致，ICT定位孔、SMT定位光標(biāo)是否加上并符合工藝要求。

　　4. 檢查器件的序號(hào)是否按從左至右的原則歸宿無誤的擺放規(guī)則，并且無絲印覆蓋焊盤;檢查絲印的版本號(hào)是否符合版本升級(jí)規(guī)范，并標(biāo)識(shí)出。

　　5. 報(bào)告布線完成情況是否百分之百;是否有線頭;是否有孤立的銅皮。

　　6. 檢查電源、地的分割正確;單點(diǎn)共地已作處理;

　　7. 檢查各層光繪選項(xiàng)正確，標(biāo)注和光繪名正確;需拼板的只需鉆孔層的圖紙標(biāo)注。

　　8. 輸出光繪文件，用CAM350檢查、確認(rèn)光繪正確生成。

　　9. 按規(guī)定填寫PCB設(shè)計(jì)(歸檔)自檢表，連同設(shè)計(jì)文件一起提交給工藝設(shè)計(jì)人員進(jìn)行工藝審查。

　　10. 對(duì)工藝審查中發(fā)現(xiàn)的問題，積極改進(jìn)，確保單板的可加工性、可生產(chǎn)性和可測(cè)試性。