大家好，我之前自己設(shè)計(jì)了CDCE62005里面的寄存器的值，其中，輸入時(shí)鐘是PRI的100MHz LVDS時(shí)鐘，需要的1路2路輸出為156.25MHz LVDS標(biāo)準(zhǔn)?？墒?，在我將這個(gè)時(shí)鐘輸出給DSP 6678的SRIO參考時(shí)鐘時(shí)，SRIO的PLL不能lock，請(qǐng)問(wèn)有專家能幫我改正一下我的寄存器的值嗎？讓CDCE62005產(chǎn)生一個(gè)更加穩(wěn)定的時(shí)鐘。謝謝。這是我之前設(shè)計(jì)的值。

reg    [31:0]  write_reg0  = 32'he9840320;             

reg    [31:0]  write_reg1  = 32'he9840301;            

 reg    [31:0]  write_reg2  = 32'he9400002;             

reg    [31:0]  write_reg3  = 32'heb400003;            

 reg    [31:0]  write_reg4  = 32'he9400014;            

 reg    [31:0]  write_reg5  = 32'h103c0bf5;             

reg    [31:0]  write_reg6  = 32'h84be09a6;