大家?guī)臀铱纯碪C3854PFCaglys
電路圖
輸入端電流
整理橋后電壓
輸出電壓
整流橋電壓和輸入電流30ms之前不大對,輸出電壓有波動,希望大家?guī)蛶涂纯?/P>
全面電流怎么回事啊,大家?guī)蛶桶?/p>
之前出現(xiàn)的是過沖現(xiàn)象,輸出電壓高于輸出設置電壓,這時驅動關閉,因為你整流后邊有個電容,所以回出現(xiàn)你說的這種情況。
輸出確實比設置高,該怎樣改進,前面整流后的電容是濾除毛刺,它有什么影響,O(∩_∩)O謝謝,請教。